隨著通過提高主頻來提升微處理器性能的方式遭遇“功耗之墻”的限制，多核并行處理的架構逐漸成為高性能微處理器性能繼續(xù)提升的重要手段之一。對多核處理器而言，其整體性能不僅與它集成的處理核心的性能及數(shù)目有關，也極大地受制于各處理核心之間的通信效率。現(xiàn)有的多核處理器采用由金屬連線構建的片上網絡來實現(xiàn)多處理核心間的數(shù)據(jù)交換。基于電互連的片上網絡需要在CMOS芯片中占用多層金屬布線，隨著片上集成的處理核心越來越多，多核處理器對片上網絡通信帶寬的要求越來越高，傳統(tǒng)金屬連線實現(xiàn)的片上網絡因其高功耗、低帶寬及高延遲而逐漸成為多核處理器發(fā)展的一個瓶頸。

　　國際半導體技術發(fā)展路線圖明確指出，需要盡快找到替代電互連片上網絡的新技術。光互連以其低功耗、高帶寬與低延遲被廣泛認為是一個非常有前景的替代方案。美國與歐盟于2008年分別啟動了“基于納米光子學的高性能芯片上通信研究”和“CMOS電路上波分復用光互連系統(tǒng)”的項目。國際著名計算機公司Intel、IBM、HP和SUN等也紛紛設立光子學研究部門來啟動相關的研究計劃。

　　片上光互連網絡節(jié)點用光學路由器的結構示意圖及高速數(shù)據(jù)傳輸實驗結果。

　　光學路由器是片上光互連網絡的核心器件，其基本功能是實現(xiàn)本地節(jié)點與東、南、西、北四個方向相鄰節(jié)點的數(shù)據(jù)路由和交換。美國IBM、Intel、HP、SUN、MIT、Cornell大學、Columbia大學與歐洲的IMEC、Ghent大學等著名研究機構均開展了相關研究。半導體研究所光電系統(tǒng)實驗室自2009年開始從事片上光互連網絡節(jié)點用光學路由器的研究，創(chuàng)新性地提出了綜合性能(器件損耗、通道串擾、信道均勻性及可擴展性)優(yōu)于國際同行的光學路由器的拓撲結構。經過兩年的刻苦攻關，該研究小組于2011年5月率先在國際上實現(xiàn)了片上光互連網絡節(jié)點用五端口光學路由器，其數(shù)據(jù)吞吐量為50Gbit/s(之前僅有美國Cornell大學和Columbia大學的聯(lián)合小組和半導體所的研究小組先后實現(xiàn)了四端口光學路由器)。相關研究成果發(fā)表在著名光學期刊Optics Express九月的連續(xù)兩期上。（來源：中科院半導體研究所）